POWERED BY Dialog

SOLID-STATE IMAGE SENSING DEVICE

Publication Number: 2000-124438 (JP 2000124438 A), April 28, 2000

Inventors:

IIDA YOSHINORI

Applicants

TOSHIBA CORP

Application Number: 10-296724 (JP 98296724), October 19, 1998

International Class:

- H01L-027/146
- H04N-005/335

Abstract:

PROBLEM TO BE SOLVED: To obtain an amplification type solid-state image sensing device of high sensitivity by forming an optical pipe-like structure formed of a light screening material between an opening part of a light screening film and a semiconductor board surface. SOLUTION: A source and a drain of an amplification transistor are connected to an outside of an image sensing region by a second metallic wiring 7 formed in a first metallic wiring 6 and an upper layer of the first metallic wiring 6 interposing an insulation film 10. A light screening film 8 formed of a light screening material is formed in an upper layer of the second metallic wiring 7 interposing the insulation layer 10. An opening part for a photodiode is formed in the light screening film 8. The insulation layer 10 is etched to self-align to an opening part of the light screening film 8, and a second light screening film 9 is deposited conformally by an isotropical deposition process. The second light screening film 9 is etched back and a pipe-like structure of the second light screening film 9 consisting of a sidewall is obtained. As a result, enough sensitivity improvement effect can be obtained. COPYRIGHT: (C) 2000,JPO

JAPIO

© 2005 Japan Patent Information Organization. All rights reserved. Dialog® File Number 347 Accession Number 6538714

(19)日本国特許庁(JP)

(12) 公開特許公報 (A) (11) 特許出願公開番号

特開2000-124438

(P2000-124438A)

(43)公開日 平成12年4月28日(2000.4.28)

(51) Int. C1. 7

識別記号

FΙ

テーマコード(参考)

H01L 27/146

H04N 5/335 H01L 27/14 A 4M118

H 0 4 N

5/335

A 5C024

審査請求 未請求 請求項の数9

OL

(全10頁)

(21)出願番号

特願平10-296724

(22)出願日

平成10年10月19日(1998.10.19)

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 飯田 義典

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内

(74)代理人 100081732

弁理士 大胡 典夫 (外1名)

最終頁に続く


(54) 【発明の名称】 固体撮像装置

(57)【要約】

【課題】 高感度で感度シェーディングの無い幅型固体 撮像装置を提供すること。

【解決手段】 遮光膜の開口部から半導体基板表面まで の間に、遮光性材料からなる光学パイプ状の構造を形成 している。また、撮像領域周辺部においても、光入射角 が90°以外の場合においても、この光学パイプ構造に より入射光は全てフォトダイオードに入射する。

【効果】 本発明によれば、高感度で感度シェーディン グの無い増幅型固体撮像装置を得ることができる。



2

【特許請求の範囲】

【請求項1】 半導体基板上に複数の単位画素を2次元配置してなり、

1

各々の単位画素に、光電変換のためのフォトダイオードと、フォトダイオードで得られた信号電荷を蓄積する蓄積ダイオードと、フォトダイオードで得られた信号電荷を蓄積ダイオードに転送するための転送トランジスタと、蓄積ダイオードに蓄積された信号電荷をリセットするリセットトランジスタと、蓄積ダイオードに蓄積された信号電荷により変調される増幅トランジスタと、増幅 10トランジスタからの信号電圧を読み出す信号読み出し部とが設けられた増幅型固体撮像装置であって、

前記フォトダイオードを除く領域への入射光を遮るために、前記蓄積ダイオード、転送トランジスタ、増幅トランジスタ、およびリセットトランジスタ等の上に遮光性材料からなる遮光膜が形成されており、該遮光膜は前記半導体基板表面と平行な面に形成された第1の遮光膜と、該第1の遮光膜に形成された開口部に接したパイプ状に形成された第2の遮光膜との組み合わせにより構成されていることを特徴とする増幅型固体撮像装置。

【請求項2】 半導体基板上に複数の単位画素を2次元配置してなり、

各々の単位画素に、光電変換のためのフォトダイオードと、フォトダイオードで得られた信号電荷を蓄積する蓄積ダイオードと、フォトダイオードで得られた信号電荷を蓄積ダイオードに転送するための転送トランジスタと、蓄積ダイオードに蓄積された信号電荷をリセットするリセットトランジスタと、蓄積ダイオードに蓄積された信号電荷により変調される増幅トランジスタと、増幅トランジスタからの信号電圧を読み出す信号読み出し部 30とが設けられた増幅型固体撮像装置であって、

前記フォトダイオードは、第1導電型の半導体基板あるいは第1導電型の不純物ウェル構造と、該半導体基板表面近傍の半導体基板内部に形成された第1導電型の反対導電型の第2導電型の不純物領域とにより構成される第1のPN接合と、該半導体基板表面近傍に形成された第1導電型の不純物領域と、前記半導体基板表面付近の半導体基板内部に形成された第2導電型の不純物領域とにより構成される第2のPN接合とにより構成されており、

前記フォトダイオードを除く領域への入射光を遮るために、前記蓄積ダイオード、転送トランジスタ、増幅トランジスタ、およびリセットトランジスタ等の上に遮光性 材料からなる遮光膜が形成されており、

該遮光膜は導電性材料により構成されており、該遮光膜は、前記フォトダイオードの表面近傍に形成された前記第1導電型の不純部層と電気的に接続されていることを特徴とする増幅型固体撮像装置。

【請求項3】 前記遮光膜は、前記単位画素が2次元配 置される領域以外の領域において、前記第1導電型の半 50

導体基板あるいは前記前記第1導電型の不純物ウェル領域に電気的に接続されていることを特徴とする請求項2記載の増幅型固体撮像装置。

【請求項4】 前記遮光膜は、前記半導体基板表面と平行な第1の平面に形成される第1の材料からなる第1の 遮光膜と、該第1の遮光膜の開口部に接したパイプ状に 形成される、第1の材料とは異なる第2の材料からなる 第2の遮光膜とにより構成されることを特徴とする請求 項1~3記載の増幅型固体撮像装置。

【請求項5】 前記第1の材料がアルミニウムを主成分とする材料であり、前記第2の材料がタングステンを主成分とする材料であることを特徴とする請求項4記載の増幅型固体撮像装置。

【請求項6】 前記フォトダイオード表面に透光性でありかつ導電性の材料からなる薄膜電極が形成されており、前記遮光膜は該薄膜電極を介して前記フォトダイオード表面近傍に形成された前記第1導電型の不純部層と電気的に接続されていることを特徴とする請求項2~5記載の増幅型固体撮像装置。

20 【請求項7】 前記薄膜電極が、窒化チタニウムからなることを特徴とする請求項6記載の増幅型固体撮像装置。

【請求項8】 半導体基板上に複数の単位画素を2次元配置してなり、

各々の単位画素に、光電変換のためのフォトダイオードと、フォトダイオードで得られた信号電荷を蓄積する蓄積ダイオードと、フォトダイオードで得られた信号電荷を蓄積ダイオードと、フォトダイオードで得られた信号電荷を蓄積ダイオードに転送するための転送トランジスタと、蓄積ダイオードに蓄積された信号電荷をリセットするリセットトランジスタと、蓄積ダイオードに蓄積された信号電荷により変調される増幅トランジスタと、増幅トランジスタからの信号電圧を読み出す信号読み出し部とが設けられ、

前記フォトダイオードを除く領域への入射光を遮るために、前記蓄積ダイオード、転送トランジスタ、増幅トランジスタ、およびリセットトランジスタ等の上に遮光性材料からなる遮光膜が形成される増幅型固体撮像装置の製造方法であって、すくなくとも、前記半導体基板に平行な面に形成される第1の遮光膜をエッチング加工する40 工程と、

該遮光膜をエッチング加工したのちに自己整合的に遮光 膜より下層の絶縁層構造をエッチング加工する工程と、 該絶縁層構造をエッチング加工したのちに第2の遮光膜 を等方的に堆積する工程と、

該第2の遮光膜を異方性エッチングによりエッチバック 加工する工程と、を含むことを特徴とする増幅型固体撮 像装置の製造方法。

【請求項9】 前記絶縁層構造のエッチング加工ののちに、前記第2の遮光膜の前記エッチバック加工に対するエッチング耐性を有する薄膜を堆積する工程を含むこと

3

を特徴とする請求項8記載の増幅型固体撮像装置の製造 方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は増幅型固体撮像装置の単位画素構造および増幅型固体撮像装置の製造方法に係わるものであり、特に増幅型固体撮像装置の遮光膜構造とその製造方法とに係わるものであり、高感度であり感度シェーディングの無い増幅型固体撮像装置を提供するものである。

[0002]

【従来の技術】光電変換により発生した信号電荷で信号電荷蓄積部の電位を変調し、その電位により画素内部の増幅トランジスタを変調することで画素内部に増幅機能を持たせた固体撮像装置は増幅型固体撮像装置と呼ばれ、低電圧単一電源動作が可能であるとともに、チップ上に駆動回路を始めとするロジック回路を搭載可能であることから、今後の固体撮像装置の主流素子として期待されている。

【0003】増幅型固体撮像装置における画素の基本構成は、光電変換のためのフォトダイオードとこのフォトダイオードの電圧を初期化するためのリセットトランジスタ、増幅のためのトランジスタ、ライン選択のためのトランジスタあるいは容量結合、そしてフォトダイオードと増幅トランジスタゲートとを接続する配線である。さらに、光電変換した信号電荷を一時蓄積する場合にはフォトダイオードとは異なる領域に蓄積ダイオードを設け、フォトダイオードと蓄積ダイオードとの間には転送ゲートを設ける。

【0004】また、フォトダイオードの低雑音化のため 30 には、フォトダイオードを構成するPN接合領域を半導体基板内部に埋め込む構造の埋め込み型フォトダイオード構造を用いることもできる。

[0005]

【発明が解決しようとする課題】ところで、増幅型固体 撮像装置の単位画素内部には複数のトランジスタ構造が 形成されており、このトランジスタの駆動あるいはトラ ンジスタから画素外部への信号出力等のための金属配線 構造が含まれている。さらに、これらの金属配線構造と 電気的に分離された形での遮光膜構造を形成して、フォ トダイオード以外の領域への光入射を防ぐことが必要と なる。この遮光膜構造により、単位画素内部での光入射 が制限され、したがって、この遮光膜構造によりフォト ダイオードの開口が定義される。

【0006】このように、単位画素内部に複数層の金属 材料層構造を含む増幅型固体撮像装置においては、単位 画素内部における光学的設計上の課題が新たに発生す る。ひとつは、近年の単位画素の微細化においては必須 構造ともいえる、フォトダイオードの実質開口率を向上 するためのマイクロレンズ構造とのミスマッチである。

すなわち、CCDにおいては、フォトダイオードの開口 を定義する遮光膜の開口部の半導体基板からの高さは極 めて低く設計されており、フォトダイオードへの入射光 の集光のためのマイクロレンズ設計は容易であるのに対 して、上述のように増幅型固体撮像装置においては、遮 光膜の開口部の半導体基板からの高さは必然的に大きく なってしまい、マイクロレンズの設計は極めて困難にな ってしまう。もうひとつは、撮像領域中央部と撮像領域 周辺部との間で感度差が発生する、いわゆる感度シェー 10 ディングの問題である。これは、入射光と半導体基板表 面とで形成される光入射角が撮像領域中央部では90° であるのに対して、撮像領域周辺部では90°では無い ことに起因している。すなわち、上述のように半導体基 板より高い部分に遮光膜の開口部が形成されているため に、光入射角が90°では無い場合には、この遮光膜の 開後部の半導体基板への投影部はフォトダイオードとー 致せず、とくに遮光膜の開口部が高い位置に形成される 増幅型固体撮像装置ではその影響が顕著である。

【0007】一方、半導体基板深部にまで到達する、半導体基板での吸収率が低い長波長光による混色やブルーミングを防止する構造として、N型半導体基板表面にP型ウェル領域を形成し、このP型ウェル内にフォトダイオードN層を形成する、いわゆるN-sub. 構造が有効であることが知られている。この構造によれば、上記のN型半導体基板とP型ウェル領域との間に適当なバイアス電圧を印加することで、半導体基板深部で発生した過剰な電荷をN-sub. に掃き出すことが可能となり、上述の混色・ブルーミングを防止できる。

【0008】このN-sub. 構造においては、P型ウェル領域の電位を固定することが重要であり、理想的には各単位画素構造内部にP型ウェル領域へのコンタクト構造を設け、低抵抗な金属配線により全撮像領域にわたって、P型ウェル電位を安定させることが望ましいが、画素内部に新たにコンタクト構造を設けることは、単位画素の微細化の要求と相反している。

[0009]

40

【課題を解決するための手段】本発明によれば、遮光膜の開口部が半導体基板から高い位置に形成されてしまうことに起因する上述の課題を解決するために、遮光膜の開後部から半導体基板表面までの間に、遮光性材料からなる光学パイプ状の構造を形成しているので、マイクロレンズの設計においては遮光膜開口部のみを考慮する設計が可能であり、高感度な増幅型固体撮像装置を得ることができる。

【0010】また、撮像領域周辺部においても、光入射 角が90°以外の場合においても、この光学パイプ構造 により入射光は全てフォトダイオードに入射するので、 感度シェーディングの発生しない増幅型固体撮像装置が 得られる。

【0011】さらに、本発明によれば、上記の遮光膜お

よび光学パイプ構造がフォトダイオード表面の半導体基 板あるいは半導体基板表面ウェルと同一の導電型領域と 電気的に接続するので、撮像領域外部において遮光膜と 半導体基板あるいは半導体基板表面ウェルとを電気的に 接続することで、撮像領域内部に新たにコンタクト構造 を設けることなく撮像領域内部の半導体基板電位あるい は半導体基板表面ウェル電位を安定することが可能とな る。

【0012】本発明によれば、遮光膜の開口部が半導体 基板から高い位置に形成されてしまうことに起因する上 10 示)に接続され、したがって、増幅トランジスタのゲー 述の課題を解決するために、遮光膜の開後部から半導体 基板表面までの間に、遮光性材料からなる光学パイプ状 の構造を形成しているので、マイクロレンズの設計にお いては遮光膜開口部のみを考慮する設計が可能であり、 髙感度な増幅型固体撮像装置を得ることができる。

【0013】また、撮像領域周辺部においても、光入射 角が90°以外の場合においても、この光学パイプ構造 により入射光は全てフォトダイオードに入射するので、 感度シェーディングの発生しない増幅型固体撮像装置が 得られる。

【0014】さらに、本発明によれば、上記の遮光膜お よび光学パイプ構造がフォトダイオード表面の半導体基 板あるいは半導体基板表面ウェルと同一の導電型領域と 電気的に接続するので、撮像領域外部において遮光膜と 半導体基板あるいは半導体基板表面ウェルとを電気的に 接続することで、撮像領域内部に新たにコンタクト構造 を設けることなく撮像領域内部の半導体基板電位あるい は半導体基板表面ウェル電位を安定することが可能とな る。

[0015]

【発明の実施の形態】以下、本発明の実施の形態を実施 例を用いて説明する。

【0016】図1は本発明の第1の実施例に係わる増幅 型固体撮像装置の単位画素構造を説明するための断面構 造図であり、本発明の骨子となるフォトダイオード、転 送トランジスタ、および蓄積ダイオードを含む領域の断 面構造を示している。図1に示した構造以外について は、従来の増幅型固体撮像装置と同様であるので省略す る。

【0017】p型半導体基板1は、その表面側のダイオ 40 ード・トランジスタ動作のための領域がたとえばpウェ ル構造等のp型領域であれば、n型半導体基板とするこ ともできる。

【0018】フォトダイオードのためのn型不純物領域 2および、蓄積ダイオードのためのn型不純物領域 4 は、たとえば燐のイオン注入で形成できる。このフォト ダイオードにおいて光電変換された信号電荷は、フォト ダイオード内部に蓄積されたのちフォトダイオードに隣 接して形成される転送ゲート5を介して、蓄積ダイオー ドに転送・蓄積される。

【0019】転送ゲート5は、p型半導体基板1表面を 熱酸化したのちにCVD等によりゲート電極としてたと えばポリシリコン等を堆積し、さらにフォトリソグラフ ィーとRIE等のエッチングとを組み合わせることで図 1に示す形状に加工・形成することができる。

【0020】蓄積ダイオードを形成するn型不純物層4 には、コンタクトホールを介してアルミニウム等の第1 金属配線6が接続されている。この第1金属配線6は、 単位画素内部の増幅トランジスタのゲート電極(不図 ト電極に印加されるゲート電圧は、蓄積ダイオードに蓄 積された信号電荷量により変調される。

【0021】蓄積ダイオードに蓄積した信号電荷は、蓄 積ダイオードに隣接して設けられたリセットゲート(不 図示)を介してリセットドレイン(不図示)に排出され

【0022】これらの、増幅トランジスタ構造、および リセットトランジスタ構造については、従来の増幅型固 体撮像装置と同様であり、通常のMOS工程により形成 20 可能な一般的構造であるので、その構造および形成の方 法に関する説明を省略する。

【0023】前記増幅トランジスタ(不図示)のソース およびドレインは、第1金属配線6および第1金属配線 6の上層に絶縁膜10を介して形成される第2金属配線 7により、撮像領域外部に接続される。

【0024】第2金属配線7の上層に、絶縁層10を介 して、たとえばアルミニウムを主成分とする遮光性の材 料からなる遮光膜8を形成する。

【0025】この遮光膜8には、フォトダイオードへの 光入射のための開口部が形成されるが、この開口部の絶 30 縁層10をRIE等の異方性エッチングにより半導体基 板1にエッチングが到達しない程度にエッチングする。

【0026】この工程については、図6を用いて説明す る。

【0027】図6は、本発明の第1の実施例に係わる増 幅型固体撮像装置の製造方法を説明するための単位画素 の概略断面構造図であり、フォトダイオード領域におけ る遮光膜構造のみを記載しており、転送ゲート・金属配 線等を省略している。

【0028】図6(a)は、遮光膜8にフォトダイオー ドのための開口部が形成された状態を示している。

【0029】これに続き、遮光膜8の開口部に対して自 己整合的に絶縁層10をRIE等の異方性エッチングに よりエッチング加工することで図6(b)の構造を得 る。その後、たとえばタングステンのCVDのような等 方性な堆積工程により第2の遮光膜9をコンフォーマル に堆積すると図6(c)の構造となる。

【0030】次に、たとえばRIE等の異方性エッチン グにより第2の遮光膜9をエッチバックすることで、図 50 6 (d) に示す、いわゆるサイドウォールからなるパイ

10

プ状の第2の遮光膜9の構造を得ることができる。

【0031】その後、遮光膜8および第2の遮光膜9上の平坦化のために、絶縁膜をたとえばCVD等により堆積し、エッチバックあるいはCMP等の工程により、絶縁膜10表面を平坦化する。

【0032】さらに、フォトダイオードの実質開口率を 向上するためにオンチップのマイクロレンズ11を形成 することで図1の構造を得ることができる。

【0033】図1の構造による効果を図4および図5により説明する。

【0034】従来構造(図9)の増幅型固体撮像装置においては、単位画素内部に形成される複数の金属配線層(6、7)の存在により、マイクロレンズ11の半導体基板1からみた高さが高くなってしまう。したがって、フォトダイオードの実質開口率を向上するために形成したマイクロレンズ11による入遮光の集光を遮光膜8の開口部に遮られないように設計すると、マイクロレンズ11の焦点は半導体基板1より高い位置になってしまい、その結果としてマイクロレンズ11の周辺部に入射した光はフォトダイオード以外の領域に入射してしまい、フォトダイオードの感度向上は不十分となってしまう(図5)。

【0035】一方、本発明の第1の実施例によれば、従来構造ではフォトダイオード以外の領域に入射していた光は、図4に示すようにパイプ状に形成された第2の遮光膜9により反射し、フォトダイオードに入射し、十分な感度向上効果を得ることができる。

【0036】同様に、従来構造においては、チップ周辺部の画素での入射光の半導体基板に対する入射角が90°でなくなることにより、チップ中央部の画素と比較し30でフォトダイオードへの入射光量が低下してしまい、チップ周辺部に向かって感度が逓減するという、いわゆる感度シェーディングが発生していたが、本発明の第1の実施例によれば、入射光の入射角に依らず、入射光はパイプ状の第2の遮光膜9による反射によりすべてフォトダイオードに入射することになるので感度シェーディングを完全に防止できる。

【0037】図2は本発明の第2の実施例に係わる増幅型固体撮像装置の単位画素構造を説明するための断面構造図であり、本発明の骨子となるフォトダイオード、転40送トランジスタ、および蓄積ダイオードを含む領域の断面構造を示している。図2に示した構造以外については、従来の増幅型固体撮像装置と同様であるので省略する。

【0038】p型半導体基板1は、その表面側のダイオード・トランジスタ動作のための領域がたとえばpウェル構造等のp型領域であれば、n型半導体基板とすることもできる。

【0039】フォトダイオードのためのn型不純物領域2および、蓄積ダイオードのためのn型不純物領域4

は、たとえば燐のイオン注入で形成できる。本実施例では、フォトダイオードの構造をダイオードを形成するP N接合を半導体基板内部に埋め込んだ構造の、いわゆる埋め込みフォトダイオードとしている。埋め込みフォトダイオードのためのp型不純物領域3は、たとえば硼素のイオン注入により形成することができる。

【0040】このフォトダイオードにおいて光電変換された信号電荷は、フォトダイオード内部に蓄積されたのちフォトダイオードに隣接して形成される転送ゲート5を介して、蓄積ダイオードに転送・蓄積される。

【0041】転送ゲート5は、p型半導体基板1表面を 熱酸化したのちにCVD等によりゲート電極としてたと えばポリシリコン等を堆積し、さらにフォトリングラフ ィーとRIE等のエッチングとを組み合わせることで図 1に示す形状に加工・形成することができる。

【0042】蓄積ダイオードを形成するn型不純物層4には、コンタクトホールを介してアルミニウム等の第1金属配線6が接続されている。この第1金属配線6は、単位画素内部の増幅トランジスタのゲート電極(不図20 示)に接続され、したがって、増幅トランジスタのゲート電極に印加されるゲート電圧は、蓄積ダイオードに蓄積された信号電荷量により変調される。

【0043】蓄積ダイオードに蓄積した信号電荷は、蓄積ダイオードに隣接して設けられたリセットゲート (不図示)を介してリセットドレイン (不図示) に排出される

【0044】これらの、増幅トランジスタ構造、および リセットトランジスタ構造については、従来の増幅型固 体撮像装置と同様であり、通常のMOS工程により形成 可能な一般的構造であるので、その構造および形成の方 法に関する説明を省略する。

【0045】前記増幅トランジスタ(不図示)のソース およびドレインは、第1金属配線6および第1金属配線 6の上層に絶縁膜10を介して形成される第2金属配線 7により、撮像領域外部に接続される。

【0046】第2金属配線7の上層に、絶縁層10を介して、たとえばアルミニウムを主成分とする遮光性の材料からなる遮光膜8を形成する。

【0047】この遮光膜8には、フォトダイオードへの 光入射のための開口部が形成されるが、この開口部の絶 縁層10をRIE等の異方性エッチングにより半導体基 板1にエッチングが到達しない程度にエッチングする。

【0048】この工程については、図7を用いて説明する。

【0049】図7は、本発明の第2の実施例に係わる増幅型固体撮像装置の製造方法を説明するための単位画素の概略断面構造図であり、フォトダイオード領域における遮光膜構造のみを記載しており、転送ゲート・金属配線等を省略している。

【0050】図7(a)は、遮光膜8にフォトダイオー

ドのための開口部が形成された状態を示している。

【0051】これに続き、遮光膜8の開口部に対して自 己整合的に絶縁層10をRIE等の異方性エッチングに よりエッチング加工することで図7(b)の構造を得

【0052】その後、たとえばタングステンのCVDの ような等方性な堆積工程により第2の遮光膜9をコンフ オーマルに堆積すると図7(c)の構造となる。

【0053】次に、たとえばRIE等の異方性エッチン グにより第2の遮光膜9をエッチバックすることで、図 10 7 (d) に示す、いわゆるサイドウォールからなるパイ プ状の第2の遮光膜9の構造を得ることができる。

【0054】その後、遮光膜8および第2の遮光膜9上 の平坦化のために、絶縁膜をたとえばCVD等により堆 積し、エッチバックあるいはCMP等の工程により、絶 縁膜10表面を平坦化する。

【0055】さらに、フォトダイオードの実質開口率を 向上するためにオンチップのマイクロレンズ11を形成 することで図2の構造を得ることができる。

【0056】図2に示す本発明の第2の実施例による効 20 果は、第1の実施例による効果と同様であるので、その 説明は省略するが、本実施例においては、いくつかの点 で第1の実施例の効果を上回る効果がある。

【0057】それは、パイプ状に形成された第2の遮光 層9が埋め込みフォトダイオードのp型不純物領域3に 接続されていることによるものである。

【0058】ひとつは、パイプ状に形成された第2の遮 光層 9 が埋め込みフォトダイオードの p 型不純物領域 3 に接続されることによって、フォトダイオードとそれ以 外の領域は光学的に完全に分離されているので、フォト ダイオード以外の領域への入遮光のもれ込みは完全に排 除された点である。

【0059】もうひとつは、埋め込みフォトダイオード のp型不純物領域3に接続されている第2の遮光膜9 は、第1の遮光膜8に接続されており、このために、遮 光膜8および遮光膜9は、単なる遮光膜という機能の他 に、フォトダイオードp型不純物領域3およびp型半導 体基板1あるいはp型ウェル構造のシャント配線として の機能を持つ。したがって、スポット光の入射等により 半導体基板1あるいはp型ウェル構造の電位が不安定に なることを防止することが可能となる。

【0060】特に、遮光膜8を撮像領域外部においてp 型半導体基板1あるいはp型ウェル構造とコンタクトす る構造をとることにより、その電位安定化の効果をより 確実なものとすることが可能となる。

【0061】図3は本発明の第3の実施例に係わる増幅 型固体撮像装置の単位画素構造を説明するための断面構 造図であり、本発明の骨子となるフォトダイオード、転 送トランジスタ、および蓄積ダイオードを含む領域の断 50 光入射のための開口部が形成されるが、この開口部の絶

面構造を示している。図3に示した構造以外について は、従来の増幅型固体撮像装置と同様であるので省略す る。

10

【0062】p型半導体基板1は、その表面側のダイオ ード・トランジスタ動作のための領域がたとえばpウェ ル構造等のp型領域であれば、n型半導体基板とするこ ともできる。

【0063】フォトダイオードのためのn型不純物領域 2および、蓄積ダイオードのためのn型不純物領域4 は、たとえば燐のイオン注入で形成できる。

【0064】本実施例では、フォトダイオードの構造を ダイオードを形成するPN接合を半導体基板内部に埋め 込んだ構造の、いわゆる埋め込みフォトダイオードとし ている。

【0065】埋め込みフォトダイオードのためのp型不 純物領域3は、たとえば硼素のイオン注入により形成す ることができる。

【0066】このフォトダイオードにおいて光電変換さ れた信号電荷は、フォトダイオード内部に蓄積されたの ちフォトダイオードに隣接して形成される転送ゲート5 を介して、蓄積ダイオードに転送・蓄積される。

【0067】転送ゲート5は、p型半導体基板1表面を 熱酸化したのちにCVD等によりゲート電極としてたと えばポリシリコン等を堆積し、さらにフォトリソグラフ ィーとRIE等のエッチングとを組み合わせることで図 1に示す形状に加工・形成することができる。

【0068】蓄積ダイオードを形成するn型不純物層4 には、コンタクトホールを介してアルミニウム等の第1 金属配線6が接続されている。この第1金属配線6は、 単位画素内部の増幅トランジスタのゲート電極(不図 示)に接続され、したがって、増幅トランジスタのゲー ト電極に印加されるゲート電圧は、蓄積ダイオードに蓄 積された信号電荷量により変調される。

【0069】蓄積ダイオードに蓄積した信号電荷は、蓄 積ダイオードに隣接して設けられたリセットゲート(不)
 図示)を介してリセットドレイン (不図示) に排出され る。これらの、増幅トランジスタ構造、およびリセット トランジスタ構造については、従来の増幅型固体撮像装 置と同様であり、通常のMOS工程により形成可能な一 局所的にフォトダイオードp型不純物領域3およびp型 40 般的構造であるので、その構造および形成の方法に関す る説明を省略する。

> 【0070】前記増幅トランジスタ(不図示)のソース およびドレインは、第1金属配線6および第1金属配線 6の上層に絶縁膜10を介して形成される第2金属配線 7により、撮像領域外部に接続される。

> 【0071】第2金属配線7の上層に、絶縁層10を介 して、たとえばアルミニウムを主成分とする遮光性の材 料からなる遮光膜8を形成する。

【0072】この遮光膜8には、フォトダイオードへの

縁層10をRIE等の異方性エッチングにより半導体基板1にエッチングが到達しない程度にエッチングする。 【0073】この工程については、図8を用いて説明する。

【0074】図8は、本発明の第3の実施例に係わる増幅型固体撮像装置の製造方法を説明するための単位画素の概略断面構造図であり、フォトダイオード領域における遮光膜構造のみを記載しており、転送ゲート・金属配線等を省略している。

【0075】図8(a)は、遮光膜8にフォトダイオー 10 ドのための開口部が形成された状態を示している。

【0076】これに続き、遮光膜8の開口部に対して自己整合的に絶縁層10をRIE等の異方性エッチングによりエッチング加工することで図8(b)の構造を得る。

【0077】本実施例においては、これ以降の工程において半導体基板1内部のp型不純物領域3がエッチングされることを防止するために、ここで第2の遮光膜9の材料の異方性エッチングに対するエッチング耐性のある透光性材料12を堆積する(図8(c))。このエッチ 20ング耐性のある材料の堆積としては、たとえばスパッタリングにより窒化チタンを数百Å程度堆積する方法が可能である。その後、たとえばタングステンのCVDのような等方性な堆積工程により第2の遮光膜9をコンフォーマルに堆積すると図8(d)の構造となる。

【0078】次に、たとえばRIE等の異方性エッチングにより第2の遮光膜9をエッチバックすることで、図8(e)に示す、いわゆるサイドウォールからなるパイプ状の第2の遮光膜9の構造を得ることができる。

【0079】その後、遮光膜8および第2の遮光膜9上 30 の平坦化のために、絶縁膜をたとえばCVD等により堆積し、エッチバックあるいはCMP等の工程により、絶縁膜10表面を平坦化する。

【0080】さらに、フォトダイオードの実質開口率を 向上するためにオンチップのマイクロレンズ11を形成 することで図3の構造を得ることができる。

【0081】図3に示す本発明の第3の実施例による効果は、第2の実施例による効果と同様であるので、その説明は省略するが、本実施例においては、いくつかの点で第1の実施例の効果を上回る効果がある。

【0082】それは、パイプ状に形成された第2の遮光 層9と埋め込みフォトダイオードのp型不純物領域3と の間に透光性薄膜12にが形成されていることによるも のである。

【0083】すなわち、第2の遮光層9をパイプ状に加工する工程(図8(d),(e))における、半導体基板1の保護効果である。たとえば第2の遮光膜9がタングステンによる場合には、その異方性エッチングにおいては反応生成物の蒸気圧が高い弗素系ガスを用いることが一般的であるが、タングステンのオーバーエッチング50

においては、弗素系ガスによる半導体基板1のエッチングが発生していしまい、埋め込みフォトダイオードのためのp型不純物領域3がエッチングされてしまう可能性があるので、十分なオーバーエッチングを施すことができない場合がある。しかし、本実施例によれば、透光性薄膜12として上記異方性エッチングに対する耐性のあ

12

る窒化チタンを用いているので、そのような問題は発生しない。

【0084】また、図3および図8においては、透光性の導電性薄膜12として数百Åの窒化チタン薄膜を用いた例を示したが、必要に応じて導電性を犠牲にした透光性の薄膜で代替することも可能である。この場合には遮光膜8および遮光膜9と埋め込みフォトダイオードp型不純物領域3とが電気的に接続しないことになるが、その場合においても、遮光膜9と埋め込みフォトダイオードp型不純物領域3との間には、極めて薄い絶縁性の透光性薄膜12を介した容量結合が形成されており、したがって、スポット光の入射等により局所的にフォトダイオードp型不純物領域3およびp型半導体基板1あるいはp型ウェル構造の電位が不安定になることを防止することが可能となる。

【0085】特に、遮光膜8を撮像領域外部においてp型半導体基板1あるいはp型ウェル構造とコンタクトする構造をとることにより、その電位安定化の効果をより確実なものとすることが可能となる。

【 O O 8 6 】その他、本発明の要旨を逸脱しない範囲 で、種々変形実施可能である。

[0087]

【発明の効果】本発明によれば、遮光膜の開口部が半導体基板から高い位置に形成されてしまうことに起因する上述の課題を解決するために、遮光膜の開後部から半導体基板表面までの間に、遮光性材料からなる光学パイプ状の構造を形成しているので、マイクロレンズの設計においては遮光膜開口部のみを考慮する設計が可能であり、高感度な増幅型固体撮像装置を得ることができる。

【0088】また、撮像領域周辺部においても、光入射 角が90°以外の場合においても、この光学パイプ構造 により入射光は全てフォトダイオードに入射するので、 感度シェーディングの発生しない増幅型固体撮像装置が 40 得られる。

【0089】さらに、本発明によれば、上記の遮光膜および光学パイプ構造がフォトダイオード表面の半導体基板あるいは半導体基板表面ウェルと同一の導電型領域と電気的に接続するので、撮像領域外部において遮光膜と半導体基板あるいは半導体基板表面ウェルとを電気的に接続することで、撮像領域内部に新たにコンタクト構造を設けることなく撮像領域内部の半導体基板電位あるいは半導体基板表面ウェル電位を安定することが可能となる。

【図面の簡単な説明】

13 【図1】本発明の第1の実施例に係わる増幅型固体撮像 装置の単位画素構造を説明するための断面構造図。

【図2】本発明の第2の実施例に係わる増幅型固体撮像 装置の単位画素構造を説明するための断面構造図。

【図3】本発明の第3の実施例に係わる増幅型固体撮像 装置の単位画素構造を説明するための断面構造図。

【図4】本発明の第1の実施例に係わる増幅型固体撮像 装置の単位画素における入射光を説明するための単位画 素の概略断面構造図。

【図5】従来の増幅型固体撮像装置の単位画素における 10 6…第1金属配線 入射光を説明するための単位画素の概略断面構造図。

【図6】本発明の第1の実施例に係わる増幅型固体撮像 装置の製造方法を説明するための概略断面構造図。

【図7】本発明の第2の実施例に係わる増幅型固体撮像 装置の製造方法を説明するための概略断面構造図。

【図8】本発明の第3の実施例に係わる増幅型固体撮像

装置の製造方法を説明するための概略断面構造図。

【図9】従来の増幅型固体撮像装置の単位画素構造を説 明するための断面構造図。

14

【符号の説明】

1 ··· p型半導体基板

2…フォトダイオードn型不純物領域

3…埋め込みフォトダイオードp型不純物領域

4…蓄積ダイオードn型不純物領域

5…転送ゲート電極

7…第2金属配線

8…第1遮光膜

9…第2遮光膜

10…絶縁層

11…マイクロレンズ

12…透光性薄膜

【図1】







図2】





【図4】



【図5】







フロントページの続き

Fターム(参考) 4M118 AA01 AA05 AB01 BA14 CA03

CA04 CA18 CA32 CA40 DD12

EA06 FA06 FA33 GA09 GB03

GB07 GB11 GB15 GB19 GD04

GD07

5C024 AA01 CA03 CA10 CA12 CA31

FA01 GA01 GA33 GA51 HA10